分区计划深度

[db:作者]

点击蓝色单词他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
关注我们
FPGA的结构软件一向很慢他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。究竟上，FPGA厂商已经花费了大量的精神来使他们的设想软件在多核处置器上运转得更快他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
克日，在ACM的FPGA 2022大会上颁发了一篇题为《快速流:FPGA HLS设想的并行物理实现》的论文他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。本文描写了一种很是风趣的方式，经过FPGA设想软件来促进HLS设想在多核处置器上更快地运转他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
这篇论文由UCLA、AMD-Xilinx、根特大学和康奈尔大学的研讨团队撰写，描写了RapidStream自动分别算法，该算法将数据流设想分别为多个“岛”，在分别的岛之间插入“锚地区”，然后经过锚地区中的寄存器将每个岛的信号毗连到全部设想中他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
一切这些分别和拼接背后的目标是将HLS设想分红小块，并将其托付给现代庖事器中的多个内核他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。这类战略有很长的历史，现在被用来加速FPGA的开辟他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
该流程有三个首要的HLS级约束:
1.非堆叠分区——并行化分歧孤岛的物理实现；
2.精简岛间毗连-每个岛间毗连都是精简的，以满足时序要求；
3.间接毗连-每个岛只能与相邻的岛间接毗连他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。当并行设想结构时，这个约束很是重要他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
(注:这些约束与控制逻辑综合利用的约束完全分歧，处于更高的条理他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。)
RapidStream的开辟者将数据流设想界说为一组并行处置元素(PE)和一组按照设想的数据流要求毗连PE的FIFO他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。PE内部可以很复杂，可是只能经过FIFO接口和其他PE通讯他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
如上所述，RapidStream将FPGA fabric分为两个地区:巨细不异的地区和放置在相邻地区之间的窄列和窄行中的锚地区他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。成心机的是，RapidStream似乎是专门为AMD-Xilinx Virtex ultra scale+FPGA打造的，是一款由FPGA chiplet(AMD-Xilinx说话中的超级逻辑区，简称SLR)建造的2.5D器件他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。


本文包括几个描写RapidStream工作性能的图表他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。下图显现了六种分歧数据流设想与无分区的流水线/非流水线版本之间的时钟速度比力他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。


从上图可以看出，RapidStream的时钟速度高于一切非流水线版本他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。这是料想当中的，由于流水线是FPGA时钟速度提升的焦点他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。但是，在六种情况中的五种情况下，RapidStream的成果优于具有不异设想的RTL版本的管道他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。这个成果需要我们留意他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
以下是结构和布线的时候成果比力:


RapidStream的结构运转时候比非分区设想要好很多他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。这是由于RapidStream可以将每个分区发送到分歧的处置器内核停止结构他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
虽然FPGA厂商试图让结构算法在多核处置器上运转得更快，但RapidStream的开辟职员从经历中发现，假如FPGA设想没有分区，那末在两个以上的处置器内核上运转AMD-Xilinx Vivado设想工具时并没有太大的改良他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
正在用FPGA开辟HLS设想的读者——特别是AMD-Xilinx FPGA——应当会对RapidStream感爱好他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。更多细节可以在GitHub上找到他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
原始链接:
https://www . ee journal . com/article/can-HLS-partitioning-speed-up-placement-and-routing-of-FPGA-designs-yes-oh-yes/
高端微信群先容
风险投资团体
艾，，芯片开创人，投资人，分析师，掮客人
闪存集群
覆盖全球5000多位华人闪存和存储芯片精英他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
云计较小组
公共云和私有云会商，如全闪存、软件界说的存储SDS、超融合等他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
AI芯片组
会商AI芯片和GPU、FPGA、CPU的异构计较他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
5G组
物联网，5G芯片会商
第三代半导体团体
氮化镓、碳化硅等化合物半导体的探讨
内存芯片组
浅谈DRAM、NAND、3D XPoint等存储介质及主控
汽车电子团体
浅谈单片机、电源、传感器等汽车电子
光电器件组
浅谈通讯、激光、ToF、氩、垂直腔面发射激光器等光电器件他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
频道组
以及存储芯片产物报价、报价、渠道、供给链他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
加入上面的群聊
长按关注
带你进入一切的存储，一切的智能，
万物互联的信息反动新时代他早就发现系统有个隐藏的缝隙私下花了好几个早晨优化了代码。
微信号：SSDFans